DIALOG(R)File 347:JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

03160277 **Image available**

SEMICONDUCTOR MEMORY

PUB. NO.: **02-135777** [JP 2135777 A]

PUBLISHED: May 24, 1990 (19900524)

INVENTOR(s): NAKAJIMA HIDEHARU

APPLICANT(s): SONY CORP [000218] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.: 63-290459 [JP 88290459]

FILED: November 17, 1988 (19881117)

INTL CLASS: [5] H01L-027 108; H01L-027 04

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components); 45.2

(INFORMATION PROCESSING -- Memory Units)

JOURNAL: Section: E, Section No. 964, Vol. 14, No. 374, Pg. 35, August

13, 1990 (19900813)

ABSTRACT

PURPOSE: To obtain a high degree of integration by forming a groove on a semiconductor substrate, forming a word line on the sldewall of the groove, and so laminating the electrodes of 2 layers for forming a capacitor each other as to be disposed along the inner face of the groove.

CONSTITUTION: A word line 17 to become the gate electrode of a switching transistor 32 is formed on the sidewall of a groove 12 formed on a semiconductor substrate 11, and electrodes 23, 25 of two layers for forming a capacitor 33 are so laminated as to be disposed along the inner face of the groove 12. Accordingly, the planar area of the line 17 is small, the planar area of a memory cell 34 can be reduced, and the groove 12 is deepened thereby to increase its capacitance. Thus, since S.N can be increased at the rate of the planar area of the memory call, high integration can be obtained.

DIALOG(R)File 345;Inpadoc Fam.& Legal Stat

(c) 2002 EPO. All rts. reserv.

9308886

Basic Patent (No,Kind,Date): JP 2135777 A2 900524 < No. of Patents: 001>

SEMICONDUCTOR MEMORY (English)

Patent Assignee: SONY CORP

Author (Inventor): NAKAJIMA HIDEHARU

IPC: *H01L-027 108; H01L-027 04 Derwent WPI Acc No: G 90-205200 JAPIO Reference No: 140374E000035

Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 2135777 A2 900524 JP 88290459 A 881117 (BASIC)

Priority Data (No,Kind,Date): JP 88290459 A 881117

⑩ 日本 国 特 許 庁 (JP)

⑩特許出願公開

炒 公 開 特 許 公 報 (A) 平2−135777

∰int. Cl. ⁵

識別配号

庁内整理番号

❸公開 平成2年(1990)5月24日

H 01 L 27/108 27/04

C 7514-5F

8624-5F H 01 L 27/10

325 E

審査請求 未請求 請求項の数 1 (全5頁)

会発明の名称

半導体メモリ

釣特 顧 昭63-290459

❷出 願 昭63(1988)11月17日

砂発明者中嶋

英 晴

東京都品川区北品川 6 丁目 7 番35号 ソニー株式会社内

の出 願 人 ソニー株式会社 東京都品川区北品川6丁目7番35号

19代 理 人 弁理士 土 屋 勝

明 相 含

1. 発明の名称

半導体メモリ

2. 特許請求の範囲?

スイッチング用のトランジスタとキャパシタと で1つのメモリセルが構成されている半導体メモ リにおいて、

半導体基体に形成されている溝と、

この溝を模切っているフィールド絶縁膜と、

前配簿の側壁に形成されており前記トランジス タのゲート電極となっているワード線と、

前記フィールド絶縁膜で分離されている前記得 内の領域において前記得の内面に沿う様に互いに 積層しており前記キャパシタを構成している2層 の電極とを夫々具備する半導体メモリ。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、スイッチング用のトランジスタとキャパシタとで1つのメモリセルが構成されている 半球体メモリに関するものである。

(発明の概要)

本発明は、上記の様な半導体メモリにおいて、 半導体基体に溝を形成してこの溝の側壁にワード 線を形成し、キャパシタを構成する2層の電極を 溝の内面に沿う様に互いに積層させることによっ て、高い集積度を得ることができる様にしたもの である。

〔従来の技術〕

キャパシタに電荷を蓄積して情報を記憶するDRAM等では、高集積化のためにメモリセルの平面的な面積を小さくしてもキャパシタンスを減少させず高いS/N比を得ることができる技術の1つとして、積層形キャパシタが考えられている。

(発明が解決しようとする課題)

しかし、積層形キャパシタを有するメモリセルでも、スイッチング用のトランジスタのゲート電極となっているワード線は、従来は平面的に配置されていた(例えば、「月刊Semiconductor Morid」プレスジャーナル社(1988.2)p.31-36)。

従って、ワード線の巾を細くしてメモリセルの面積を小さくすることがリソグラフィの限界によって制約されており、必ずしも高い集積度を得ることができなかった。

(課題を解決するための手段)

本発明による半導体メモリは、半導体基体11 に形成されている溝12と、この溝12を機切っ ているフィールド絶縁膜14と、前記溝12の側 壁に形成されておりスイッチング用のトランジス タ32のゲート電極となっているワード線17と、 前記フィールド絶縁膜14で分離されている前記 溝12内の領域において前記溝12の内面に沿う 様に互いに積層しておりキャパシタ33を構成し ている2層の電極23、25とを失々具備してい

第1実施例を示している。この第1実施例を製造するには、第1A図及び第2図に示す様に、SI基体11に互いに平行な複数の得12をRIEによってまず形成する。従って、SI基体11の表面では、得12と2本の得12に挟まれている凸条13とが交互に延びている。

その後、沸12及び凸条13と直交して延びると共に沸12の底部の中央部を沸12及び凸条13と平行に延びるフォールド絶縁膜としてのSiOェ膜14を、従来公知の方法によって形成する。従ってこのSiOェ膜14は、全体として格子稿状をなしている。なおSiOェ膜14の下には、チャネルストッパ(図示せず)を形成しておく。

その後、ゲート絶縁膜としてのSiOェ膜15を全 顕酸化によって形成し、更に、SiOェ膜14に囲まれている得12の底部と凸条13の頂部とに、不 純物のイオン社人及び熱処理によってn・層16 を形成する。

そして更に、不純物を添加した多結晶Si層 [7]の堆積及び全面RIEによって、溝12の側壁に

る。

(作用)

本発明による半導体メモリでは、半導体基体 1 1に形成されている溝 1 2 の側壁にワード線 1 7 が形成されているので、ワード線 1 7 の平面的な 面積が小さく、メモリセル 3 4 の平面的な面積を 小さくすることができる。

また、キャパシタ33を構成する2層の電極2 3、25は沸12の内面に沿う様に互いに積縮しているので、沸12を深くすることによってキャパシタンスを大きくすることができ、メモリセル34の平面的な面積の割に5/N比を高くすることができる。

(実施例)

以下、DRAMに適用した本発明の第1及び第 2実施例を、第1図~第4図を参照しながら説明 する。

第1図及び第2図が、オープンピット線構成の

のみ多結晶Si屬17を自己整合的に残す。

次に、全面酸化とSiOzの C V D とによって、第 1 B 関に示す様に、多結晶Si層 1 7 の表面にもSi 0z膜 2 1 を形成する。

その後、溝12の底部の n・層16に建するコンタクト窓22をSi0x膜15等に形成する。そして、不純物を添加した多結晶Si層23を堆積させ、Si0x膜14に囲まれている領域のうちで凸条13の頂部の中央部を除く領域及びその周辺近傍のみを覆う様に多結晶Si層23をパターニングする。

次に、酸化によって、第1C図に示す様に、多 結晶Si層 2 3 の表面にSiOx膜 2 4 を形成する。そ して、不純物を添加した多結晶Si層 2 5 を堆積させ、SiOx膜 1 4 に関まれている領域で且つ凸条 1 3 の頂部の中央部の領域及びその周辺近傍のみを 除いて広かる様に多結晶SI層 2 5 をパターニング する

その後、層間絶縁酸としてのSiO₂膜25を堆積させ、凸条13の頂部の n ・ 層 16に達するコンタクト窓27をSiO₂膜26等に形成する。そして、

特開平2-135777(3)

A 4 層 3 1 を堆積させ、沸 1 2 及び凸条 1 3 と直交して延びている SiO 2 膜 1 4 同士の間を延びる様に A 4 層 3 1 をパターニングし、更にこの A 4 層 3 1 に対するシンタを行う。なお、 A 4 層 3 1 の代りにポリサイド層やシリサイド層等を用いてもよい。

以上の様にして製造した第1実施例では、多結品Si層17とn。層16とでスイッチング用のトランジスタ32が構成されており、多結品Si層23、25とSiOa膜24とでキャパシタ33が構成されており、これらのトランジスタ32とキャパシタ33とでメモリセル34が構成されている。

また、多結晶SI層17はワード線ともなっており、 A 4 層 3 1 がビット線となっている。

以上の様な第1実施例では、ピット線である A & 層 3 1 のためのコンタクト窓 2 7 が凸条 1 3 の 頂部上に形成されているので、第1 C 図からも明 らかな様に、 A & 層 3 1 の段差が小さい。

従って、 A & 層 3 1 の堆積及びパターニングが 容易であり、 A & 層 3 1 は良好な段差被関性を有

し、更にコンタクト窓22を形成する。そして、 SiOx膜14に囲まれている領域のうちで凸条13 の頂部を除く領域及びその周辺近傍のみを貰う様 に、多結晶Si層23を形成する。

なこの多結晶Si層 2 3 は、第1実施例の様に不 純物を添加した状態で堆積させる値に、堆積後に 不純物をイオン注入等でプレデポジションしても よい。

次に、SiOx膜24を形成し、更に、SiOx膜14 に囲まれている領域で且つ凸条13の頂部の中央 部の領域及びその周辺近傍のみを除いて広がる様 に多結晶Si層25を形成する。

次に、第3C図に示す様に、層間絶縁限としてのリフロー膜35を形成し、コンタクト窓27を形成した後にリフロー膜35をリフローさせる。 そして、 A A 層31の堆積、パターニング及びシンタを行う。

以上の様にして製造した第2実施例でも、第1 実施例と同様に、トランジスク32、キャパシタ 33及びメモリセル34が構成されており、多結 している。このため、メモリセル34の不良も起きにくい。

第3図及び第4図は、折り返しピット線構成の 第2実施例を示している。この第2実施例の製造 に際しても、第3A図及び第4図に示す様に、p・ 形のSi基体11の表面に第1実施例と同様に溝1 2及び凸条13を形成する。

また、溝12及び凸条13と直交して延びるSi 0x膜146、第1実施例と同様に形成する。しか し、溝12及び凸条13と平行な方向では、溝1 2の底部ではなく凸条13の頂部に凸条13の略 全巾に亘ってSiOx膜14を形成し、しかもこのSi 0x膜14は凸条13上を連続的に延びるのではな く、第4図から明らかな様に、互いに隣接する凸 条13上を交互に延びる様に形成する。なおこの 第2実施例でも、SiOx膜14の下にはチャネルス トッパ(図示せず)を形成しておく。

その後、SiO.膜 1 5 及び多結晶Si層 1 7 を形成 し、この状態で n・ 層 1 6 を形成する。

次に、第38図に示す様に、SiOx腹21を形成

晶Si層17及び AIM 31が夫々ワード線及びピット線となっている。

但しこの第2実施例では、多結晶Si層17のうちでSiOx膜14の端縁に沿って延びている部分は、第4図から明らかな様に、多結晶Si層17の延びている方向で隣接しているメモリセル34用のワード線となっている。つまりこの第2実施例は、折り返しビット線構成となっている。

そして、凸条13の側壁に形成されている多枯 晶SI層17がワード線となっているので、折り返 しピット線構成のためにワード線同士の配置が密 でも、ワード線と直交する方向にメモリセル34 を縮小することができる。

またこの第2実施例では、第3C図から明らかな様に、多結晶Si層25によって溝12を埋めることができるので、リフロー膜35のリフローが容易であり、コンタクト窓27を形成した後の A 4 層31の段差被覆性を高めることができる。

(発明の効果)

特開平2-135777(4)

本発明による半導体メモリでは、メモリセルの 平面的な面積を小さくすることができ、しかもメ モリセルの平面的な面積の割にS/N比を高くす ることができるので、高い集積度を得ることがで きる。

34 サセル・

4. 図面の簡単な説明

第1図は本発明の第1実施例の製造工程を順次 に示しており第2図の1-1線に沿っている側所 面図、第2図は第1実施例の平面図、第3図は第 2実施例の製造工程を順次に示しており第4図の ローロ線に沿っている側断面図、第4図は第2実 施例の平面図である。

なお図画に用いた符号において、

11-----Si 基件

12-----

14 -----SiO. 股

17,23,25 ······ 多結晶Si層

32------トランジスタ

33-----キャパシタ



